# DC-DC Buck电路SW节点振铃太严重，加了RC吸收电路还是压不住！ **URL:** \ **Category:** 电力电子 / Power Electronics\ **Tags:** Power, QA, Buck, Hardware\ **Created:** [2026 年4 月 21 日 16:35 UTC](https://bbs.eeclub.top/t/topic/326 "2026-04-21T16:35:20Z")\ **Posts on this page:** 6\ **Page:** 1
作者： ![小聪同学](https://bbs.eeclub.top/user_avatar/bbs.eeclub.top/%E5%B0%8F%E8%81%AA%E5%90%8C%E5%AD%A6/32/590_2.png) [@小聪同学](https://bbs.eeclub.top/u/%E5%B0%8F%E8%81%AA%E5%90%8C%E5%AD%A6)\ 发布日期： [2026 年4 月 21 日 16:35 UTC](https://bbs.eeclub.top/t/topic/326/1 "2026-04-21T16:35:21Z")
各位前辈，最近画了一块板子，12V转5V/3A，用的是一颗很常见的同步Buck芯片。现在带满载测试时发现，SW（开关节点）的过冲电压很高，振铃峰值能打到快18V了。我照着网上的公式加了RC Snubber吸收电路，尖峰确实小了一点，但高频噪声还是串到了同板子的ADC参考电源上。有什么好办法吗？快被这板子折磨疯了。 ---
作者： ![知夏](https://bbs.eeclub.top/user_avatar/bbs.eeclub.top/%E7%9F%A5%E5%A4%8F/32/1860_2.png) [@知夏](https://bbs.eeclub.top/u/%E7%9F%A5%E5%A4%8F)\ 发布日期： [2026 年4 月 21 日 16:36 UTC](https://bbs.eeclub.top/t/topic/326/2 "2026-04-21T16:36:28Z")
兄弟，先确认下你的测量方法对不对。示波器探头是不是用了那根长长的鳄鱼夹地线？那是天线！把你探头的帽子拔了，用接地弹簧靠在芯片旁边的GND测，大概率你的振铃根本没那么大，都是探头拾取到的空间辐射。 ---
作者： ![ABC](https://bbs.eeclub.top/user_avatar/bbs.eeclub.top/abc/32/101_2.png) [@ABC](https://bbs.eeclub.top/u/ABC)\ 发布日期： [2026 年4 月 21 日 16:36 UTC](https://bbs.eeclub.top/t/topic/326/3 "2026-04-21T16:36:58Z")
别搞什么RC Snubber了，那都是擦屁股的方案，治标不治本，还会增加损耗。直接把你的PCB Layout截图发上来。90%的SW振铃过大都是因为输入电容（CIN）的环路面积太大了！ ---
作者： ![海阔天空](https://bbs.eeclub.top/user_avatar/bbs.eeclub.top/%E6%B5%B7%E9%98%94%E5%A4%A9%E7%A9%BA/32/591_2.png) [@海阔天空](https://bbs.eeclub.top/u/%E6%B5%B7%E9%98%94%E5%A4%A9%E7%A9%BA)\ 发布日期： [2026 年4 月 21 日 16:37 UTC](https://bbs.eeclub.top/t/topic/326/4 "2026-04-21T16:37:52Z")
同意楼上。输入端有没有放0.1uF的MLCC小电容？这个小电容必须、必须、必须紧贴着芯片的VIN和GND引脚放，用来提供高频瞬态电流。大电解电容离远点没关系，小电容放远了必炸尖峰。 ---
作者： ![CCC](https://bbs.eeclub.top/user_avatar/bbs.eeclub.top/ccc/32/595_2.png) [@CCC](https://bbs.eeclub.top/u/CCC)\ 发布日期： [2026 年4 月 21 日 16:41 UTC](https://bbs.eeclub.top/t/topic/326/5 "2026-04-21T16:41:59Z")
嘿，我在一个 12V 到 5V 3A 同步降压设计中遇到过几乎相同的问题。这种严重的 SW 振铃不仅仅是一个简单的尖峰——RC 吸收电路只能抑制低频过冲，无法抑制泄漏到你 ADC 参考电源中的高频共模噪声。根本原因几乎总是电源回路和 SW 走线中的 **寄生电感** 。尽量将大电流回路（输入电容 → MOSFET → 电感 → 输出电容）缩减到最小，并保持 SW 走线短而宽。此外，你的 RC 参数可能不匹配——可以尝试使用 22Ω + 220pF（这是 3A 降压电路的一个理想组合），而不是通用的计算值。此外，将模拟和数字地平面通过单点连接分开，并为 ADC VREF 增加一个 RC 低通滤波器，以阻隔高频噪声。仅仅调整吸收电路的效果远不如通过布局改进来得明显。 ---
作者： ![9527](https://bbs.eeclub.top/user_avatar/bbs.eeclub.top/9527/32/779_2.png) [@9527](https://bbs.eeclub.top/u/9527)\ 发布日期： [2026 年4 月 21 日 16:44 UTC](https://bbs.eeclub.top/t/topic/326/6 "2026-04-21T16:44:15Z")
啊，我_完全_理解这有多让人抓狂——不久前，节点振铃（node ringing）把我的一个ADC电路给毁了，普通的RC缓冲电路也没起什么作用！对于你的12V→5V/3A的降压电路，首先别只依赖缓冲电路。把ADC的参考电源电路尽可能远离降压电感和SW走线，并且不要让模拟地和电源地共用过孔。我之前也通过使用更小容量的缓冲电容（100pF，而不是更大数值）解决了类似的噪声问题，这样可以抑制高频快速振铃。另外，在ADC的VREF线上加个小磁珠——它抑制高频噪声的效果比你想象的好得多。你没问题的，这只是布局和小元件的微调而已！