Người mới học thiết kế mạch giảm áp LDO, không chắc chắn về tính đúng đắn và độ tin cậy của thiết kế, mong các cao thủ chỉ giáo

[rangersly]

Thiết kế mạch LDO dựa trên chip 1117

Ý tưởng chính

• Sử dụng cổng Type-C 16 chân làm đầu vào, giữ lại các chân cấp nguồn, còn các chân tín hiệu khác được đưa ra ngoài bằng chân cắm dạng hàng để dùng sau này
• Các dây cấp nguồn đi qua bảo vệ tĩnh điện TVS và lọc nhiễu bằng tụ trước khi nối vào chân đầu vào của chip 1117
• Đầu ra của 1117 sử dụng tụ tantal 22uF để lọc, đồng thời mắc song song thêm một đèn LED làm đèn báo hiệu
• Đầu ra được đưa ra ngoài thông qua chân cắm dạng hàng

Những điểm còn thắc mắc

• Dây nối type-C trông rối quá, việc vẽ sơ đồ nguyên lý như vậy có đúng quy tắc không?
• Khi đưa ra ngoài 6 đường tín hiệu của type-C bằng chân cắm hàng, có cần tuân theo thứ tự nhất định nào không? Tôi đang sắp xếp ngẫu nhiên
• Việc chọn loại TVS của tôi có phù hợp không? Cách này có đáp ứng yêu cầu không?
• Tụ tantal có thể thay thế bằng giải pháp khác không? Nên dùng MLCC + điện trở nhỏ hay MLCC + tụ hóa nhôm thì tốt hơn?

[zeruns]

1. Các chân DP1, DP2 và DN1, DN2 của giao diện TypeC cần được nối tắt từng cặp với nhau, vì cổng TypeC có thể cắm thuận nghịch nên cả hai phía tiếp xúc trên dưới đều có một cặp DP, DN. Việc nối tắt chúng lại với nhau giúp đảm bảo hoạt động bình thường bất kể chiều cắm. Ngoài ra, khi đi dây trên PCB, các đường DP và DN cần được bố trí theo dạng vi sai (differential).
2. Chỉ cần dùng nhãn mạng (net label) là đủ, không cần thêm ký hiệu đầu vào/đầu ra riêng biệt.
3. Thứ tự sắp xếp các chân header tùy thuộc vào nhu cầu cá nhân, không có quy định nghiêm ngặt.
4. Việc lựa chọn TVS là phù hợp, không có vấn đề gì.
5. Bộ lọc đầu ra LDO có thể sử dụng trực tiếp tụ MLCC (tuy nhiên, một số loại 1117 cũ hơn khi dùng MLCC có thể gây mất ổn định vòng lặp bên trong dẫn đến dao động đầu ra; nhưng hiện nay các loại 1117 mới sản xuất trong nước cơ bản đã khắc phục được vấn đề này).

[ABC]

Hiếm khi thấy ai đặt câu hỏi chi tiết như vậy, tư duy rõ ràng, có hình ảnh minh họa, các điểm thắc mắc được nêu rất rõ ràng – đúng chuẩn một câu hỏi mẫu!

Tôi sợ nhất là những người mô tả vấn đề của mình không rõ ràng, phải liên tục hỏi lại mới hiểu được họ thực sự muốn hỏi gì

[知夏]

Xin chào! Là một người mới bắt đầu, sơ đồ nguyên lý của bạn thật sự là rất tuyệt vời! Tổng thể mạch logic rõ ràng, việc kéo xuống chân CC của cổng Type-C (U1, U3 mỗi cái 5.1kΩ) đã làm đúng, tụ điện ở ngõ vào và ngõ ra của LDO được bố trí đầy đủ, thậm chí còn tính đến cả bảo vệ bằng TVS — điều này đã vượt xa trình độ của nhiều người mới học.

Dưới đây tôi sẽ giải đáp từng điểm thắc mắc của bạn, đồng thời đưa ra một số đề xuất theo thực tế thiết kế kỹ thuật:

1. Dây nối Type-C trông rối mắt, cách vẽ có đúng quy chuẩn không?

Về mặt kết nối điện thì cách vẽ hiện tại của bạn là hoàn toàn chính xác, tuy nhiên xét về “tính dễ đọc” và “tính thẩm mỹ” của sơ đồ nguyên lý thì hoàn toàn có thể cải thiện.

• Gợi ý cải tiến: Trong thiết kế thực tế, để tránh dây chéo nhau gây rối mắt, chúng ta thường dùng nhãn mạng (Net Label). Bạn có thể kéo một đoạn ngắn từ các chân của cổng USB rồi đặt nhãn mạng (ví dụ: DP1, DN1), sau đó ở phía chân cắm xếp H1 cũng kéo ra một đoạn ngắn và đặt cùng tên nhãn mạng tương ứng. Phần mềm sẽ tự động hiểu chúng được nối với nhau, giúp bản vẽ sạch sẽ, rõ ràng hơn rất nhiều.

2. Vấn đề thứ tự tín hiệu trên hàng chân cắm xếp (header)

Về mặt dẫn điện thuần túy thì sắp xếp thế nào cũng được. Nhưng xét đến tính toàn vẹn tín hiệu và tiện lợi khi sử dụng sau này, tôi khuyên bạn nên tuân theo những nguyên tắc sau:

• Lỗi nghiêm trọng: Thiếu GND! Hàng chân cắm H1 của bạn chỉ có các tín hiệu mà không có chân mass. Mọi tín hiệu đều cần đường hồi dòng. Nếu không đưa GND ra ngoài, khi bạn dùng dây jumper (Dupont) nối các tín hiệu này sang board khác, rất dễ xảy ra lỗi giao tiếp do chênh lệch điện áp mass, thậm chí có thể làm cháy thiết bị. Nhất định phải thêm ít nhất một chân GND vào H1.
• Gộp và sắp xếp tín hiệu: Với giao tiếp USB 2.0 tiêu chuẩn, bên trong ổ cắm Type-C để hỗ trợ cắm thuận/nghịch, có hai cặp D+/D-. Thông thường, gần ngay cổng kết nối, chúng ta sẽ nối tắt DP1 với DP2, DN1 với DN2. Như vậy bạn chỉ cần đưa ra một cặp D+ và D- duy nhất.
• Đề xuất thứ tự sắp xếp: GND, SBU1, SBU2, DP, DN. Đặt cặp tín hiệu vi sai (DP và DN) cạnh nhau để thuận tiện cho việc đấu dây sau này.

3. Việc chọn TVS (SMBJ6.5CA) có phù hợp không?

Việc chọn linh kiện rất chắc chắn, hoàn toàn đáp ứng yêu cầu, tuy có thể tối ưu nhẹ.

• Phân tích thông số: Điện áp làm việc bình thường của USB VBUS là 5V. TVS SMBJ6.5CA có điện áp làm việc ngược chiều (Vrwm) là 6.5V, vừa không dẫn ngược do rò rỉ ở mức 5V bình thường, lại có thể kẹp hiệu quả các xung quá áp — thông số chọn rất chính xác.
• Gợi ý tối ưu:
  1. Hậu tố CA nghĩa là TVS hai chiều. Với đường nguồn một chiều (VCC_5V), thực tế nên dùng TVS một chiều (hậu tố A, ví dụ: SMBJ6.5A) tốt hơn, vì TVS một chiều kẹp xung âm hiệu quả hơn.
  2. Kích thước vỏ: Vỏ SMB đối với một mạch hạ áp đơn giản dùng LDO là hơi lớn. Nếu bạn muốn mạch nhỏ gọn hơn, có thể chuyển sang SMAJ6.5A (vỏ SMA), hoặc thậm chí dùng TVS dạng ESD nhỏ hơn như loại vỏ SOD-323. Tất nhiên, nếu bạn đang có sẵn SMBJ6.5CA thì dùng luôn cũng không vấn đề gì.

4. Giải pháp thay thế tụ tantalum (vấn đề “bẫy” ở chip 1117)

Bạn đã nêu lên một câu hỏi rất chuyên nghiệp và then chốt! Chip họ 1117 có yêu cầu nghiêm ngặt về ESR (điện trở nối tiếp tương đương) của tụ điện ngõ ra.

• 1117 là dòng LDO kiến trúc lưỡng cực cũ, nó phụ thuộc vào việc tụ ngõ ra có một lượng ESR nhất định (thông thường yêu cầu từ 0.1Ω đến 10Ω) để đảm bảo ổn định vòng phản hồi bên trong.
• Nếu chỉ dùng MLCC (tụ gốm): MLCC có ESR cực thấp (thường chỉ vài mili-ohm), điều này khiến chip 1117 dao động (oscillate), đầu ra không còn là điện áp một chiều 3.3V ổn định mà là dạng sóng có nhiễu cao tần.
• Các phương án thay thế đề xuất:
  • Phương án A (khuyên dùng nhất, hiệu quả chi phí cao): Tụ MLCC 100nF mắc song song + tụ hóa nhôm 10μF (hoặc 22μF). Tụ nhôm vốn dĩ có ESR vừa phải, đủ để ngăn hiện tượng dao động cho 1117; đồng thời mắc song song thêm một tụ MLCC 100nF để lọc nhiễu cao tần. Đây là cách phổ biến nhất và rẻ tiền nhất trong thực tế kỹ thuật.
  • Phương án B (tiết kiệm diện tích): Tụ MLCC 22μF nối tiếp thêm một điện trở nhỏ (ví dụ 0.5Ω hoặc 1Ω). Dùng điện trở để giả lập ESR. Cách này khả thi nhưng làm tăng số loại linh kiện, không đơn giản bằng phương án A.
• Tổng kết: Việc bạn dùng tụ tantalum hiện tại là hoàn toàn chấp nhận được (vì ESR của tụ tantalum vừa vặn), nhưng tụ tantalum đắt tiền và dễ bắt lửa nếu quá áp. Tôi khuyên nên thay bằng tổ hợp MLCC + tụ nhôm.

---

Bổ sung thêm một chi tiết nhỏ:

Điện trở hạn dòng R4 (1kΩ) cho đèn LED báo hiệu. Với dòng điện: (3.3V - sụt áp LED khoảng 2V) / 1kΩ ≈ 1.3mA. Dòng này với LED dán thông thường có thể hơi tối. Nếu bạn muốn đèn sáng hơn, hãy đổi R4 thành 470Ω hoặc 510Ω (dòng khoảng 2.5mA - 3mA).

[CCC]

Đây là một nỗ lực đầu tiên rất tốt cho mạch buck LDO! Bạn đã nắm bắt thành công các khái niệm cốt lõi: thương lượng 5V từ cổng Type-C bằng điện trở CC, thêm bảo vệ đầu vào, lọc nhiễu và cung cấp đèn báo đầu ra. Về mặt điện, mạch này sẽ thành công trong việc xuất ra 3.3V.

Dưới đây là phần phân tích câu hỏi của bạn cùng một số mẹo chuyên sâu để nâng cao chất lượng thiết kế sơ đồ mạch.

1. Vẽ sơ đồ & Tiêu chuẩn nối dây Type-C

Sơ đồ của bạn hoàn toàn dễ đọc, nhưng có vài quy ước tiêu chuẩn bạn có thể áp dụng để mạch trông gọn gàng và chuyên nghiệp hơn:

• Ký hiệu linh kiện: Bạn dùng U1 và U3 cho hai điện trở CC 5.1kΩ. Trong tiêu chuẩn vẽ sơ đồ, ký hiệu U dành riêng cho các vi mạch tích hợp (IC) (như IC 1117 và TVS của bạn). Điện trở nên luôn dùng ký hiệu R (ví dụ: R1, R2).
• Nhãn kết nối (Net Labels) thay vì dây nối: Việc vẽ các dây màu xanh rõ ràng là chấp nhận được với mạch đơn giản, nhưng khi chúng cắt chéo nhau (như đường DP/DN và SBU) thì có thể gây rối mắt. Trong thiết kế chuyên nghiệp, người ta dùng Nhãn kết nối (gán tên cho đoạn dây nhỏ là “DP1” và đặt tên tương tự ở đầu kia là “DP1”) để nối ẩn mà không cần vẽ dây xuyên trang.
• Luồng tín hiệu trực quan: Quy tắc thông thường là đặt đầu vào bên trái, phần xử lý/chuyển đổi nguồn ở giữa, và đầu ra bên phải. Bạn đã làm khá đúng điều này – rất tốt!

2. Thứ tự chân trên đầu nối tín hiệu (H1)

Nếu bạn chỉ đưa các tín hiệu này ra đầu nối để dùng dây jump wire, thứ tự vật lý không quá quan trọng. Tuy nhiên, nếu định dùng cho truyền dữ liệu, cần tuân theo các nguyên tắc tốt hơn:

• Gom cặp vi sai lại gần nhau: USB 2.0 hoạt động dựa trên cặp vi sai (DP và DN). Chúng nên được đặt sát cạnh nhau. Thứ tự tốt hơn sẽ là: DP1, DN1, DP2, DN2, SBU1, SBU2.
• Vấn đề đảo ngược cáp USB Type-C (“gotcha”): Cáp Type-C có thể cắm thuận hay đảo chiều. Nếu cắm thuận, dữ liệu đi qua DP1/DN1. Nếu cắm ngược, dữ liệu đi qua DP2/DN2. Nếu bạn muốn sử dụng kết nối dữ liệu USB 2.0 sau này bất kể hướng cắm cáp, bạn nên nối tắt DP1 với DP2 và DN1 với DN2 ngay tại chân connector, rồi chỉ dẫn một cặp duy nhất (DP/DN) ra đầu nối H1.

3. Lựa chọn Diode TVS (SMBJ6.5CA)

Việc bạn chọn SMBJ6.5CA là an toàn và sẽ hoạt động, nhưng có thể tối ưu hơn một chút.

• Điện áp định mức: Con số “6.5” nghĩa là điện áp chịu đựng (standoff voltage) là 6.5V. Điều này rất phù hợp với đường USB 5V — nó sẽ không kích hoạt nhầm trong hoạt động bình thường, nhưng sẽ kẹp các xung điện áp trước khi chúng vượt quá giới hạn tuyệt đối 15V của IC 1117.
• Tính hướng (CA so với A): Suffix “CA” nghĩa là diode lưỡng cực (Bidirectional). Vì nguồn VBUS USB của bạn là nguồn DC dương cố định, một diode TVS đơn hướng (Unidirectional) (SMBJ6.5A) thực tế còn tốt hơn. TVS đơn hướng cung cấp khả năng bảo vệ tốt hơn chống lại các xung điện áp âm (kẹp chúng ở mức vô hại khoảng -0.7V), trong khi loại lưỡng cực sẽ để xung âm tăng đến khoảng -11V mới kẹp.

4. Tụ đầu ra & “Bẫy ESR của 1117”

Bạn đã chạm đến điểm kỳ lạ nổi tiếng nhất trong thiết kế PCB: yêu cầu ổn định của LDO 1117.

Các kiến trúc LDO cũ như 1117 bắt buộc tụ đầu ra phải có một mức Điện trở Nối Tiếp Tương Đương (ESR) nhất định — thường từ 0.3Ω đến 22Ω — để duy trì độ ổn định vòng điều khiển.

• Lựa chọn hiện tại của bạn (tantalum): Tụ tantalu tự nhiên nằm trong dải ESR yêu cầu này. Đây là lý do tại sao tụ tantalu là lựa chọn cổ điển và chính xác cho 1117.
• Phương án 1: MLCC + điện trở nhỏ: Đúng, đây là một phương án thay thế tuyệt vời và phổ biến! Tụ gốm thuần (MLCC) về cơ bản có ESR gần bằng 0, điều này khiến 1117 dao động và tạo ra điện áp không ổn định, nhiều nhiễu. Nếu bạn muốn dùng MLCC 10μF hoặc 22μF giá rẻ, hãy đặt một điện trở 0.5Ω đến 1Ω nối tiếp với tụ — cách này mô phỏng chính xác hành vi của tụ tantalu.
• Phương án 2: MLCC + Tụ hóa nhôm: Cách này cũng hiệu quả. Tụ hóa cung cấp ESR cần thiết, trong khi MLCC xử lý nhiễu tần số cao.

Mẹo chuyên gia: Nếu bạn muốn hoàn toàn tránh rắc rối với ESR, hãy đơn giản thay 1117 bằng một LDO hiện đại “ổn định với tụ gốm” (ceramic-stable) như AP2112 hoặc RT9013. Những IC này được thiết kế để hoạt động hoàn hảo với các MLCC thông thường mà không cần thêm điện trở nào.

[zeruns]

Nếu yêu cầu dòng điện không cao, có thể chọn LDO XC6206P332

[rangersly]

Ồ, hóa ra cần bốn chân mới tạo thành một cặp đường vi sai nhỉ, ban đầu mình还以为 hai chân là một cặp rồi là do mình học chưa tinh thông thật sự

[zeruns]

Chỉ cổng Type-C mới như vậy, vì Type-C cho phép cắm cả hai chiều, các tiếp điểm trên dưới đều là các chân kết nối giống nhau, do đó khi đưa ra cần phải nối chúng lại với nhau.

[rangersly]

Tôi đã điều chỉnh sơ đồ theo đề xuất, nhưng không biết tôi có hiểu đúng ý điểm thứ hai của bạn hay không, bạn có thể giúp tôi kiểm tra không? Ngoài ra, tôi cũng đã vẽ PCB rồi, nhưng cảm giác các đường vi sai có thể chưa được làm tốt lắm.

[zeruns]

1. TVS cần được đặt gần chân kết nối, đường đi dây phải đi qua TVS trước rồi mới đến các linh kiện khác, nếu không TVS sẽ không hoạt động.
2. Tốt nhất là nên thêm một linh kiện ESD cho đường dữ liệu DP và DN, mặc dù thực tế hiện nay hầu hết các chip đều đã tích hợp sẵn ESD bên trong.
3. Đường đi dây USB cũng cần thực hiện phối hợp trở kháng 90Ω và cần đảm bảo độ dài bằng nhau (thực ra với tốc độ thấp thì không làm cũng không vấn đề lớn).
4. Bạn có thể tham khảo thêm nhiều thiết kế của người khác trên nền tảng mã nguồn mở LCSC để học hỏi.
5. Mạng nguồn có thể sử dụng vùng đổ đồng tùy chỉnh để nối trực tiếp.
6. Có thể thay TVS bằng loại có kích thước vỏ nhỏ hơn.

Bạn có thể tham khảo tài liệu này của LCSC, trong đó có giải thích cách đi dây cho cổng USB và kèm theo hình minh họa: https://wiki.lceda.cn/zh-hans/design-production/pcb-design/moduler-design/usb-interface.html

[rangersly]

Tôi đã nghĩ về điều đó… Nếu muốn nối tắt hai cặp vi sai này thì bắt buộc phải khoan lỗ thông hoặc đi vòng lớn cho từng cặp… Hoặc là cứ để hai cặp vi sai đi, đến đầu ra tự nhiên sẽ nối với nhau.

[zeruns]

Không nên làm như vậy, sẽ có vấn đề về tính toàn vẹn tín hiệu. Dưới đây là phần phân tích của AI, bạn có thể tham khảo:

---

Cách làm này trong thiết kế mạch rất không được khuyến khích, thường dẫn đến suy giảm nghiêm trọng chất lượng tín hiệu, thậm chí khiến thiết bị không nhận diện được hoặc hay bị ngắt kết nối.

Kết luận đơn giản và trực tiếp: Không nên chạy hai cặp đường dây đến đầu xa rồi mới gộp lại. Cần gộp gần tại vị trí cổng Type-C (gần các pad hàn), sau đó đi dây theo dạng một cặp đường vi sai.

Dưới đây là những vấn đề chính khi áp dụng cách “đi hai cặp dây”:

1. Hiệu ứng “đoạn dây thừa” (Stub Effect) – mối nguy hiểm chết người

USB Type-C hỗ trợ cắm thuận nghịch, nhưng tại bất kỳ thời điểm nào, dữ liệu thực tế chỉ đi qua một cặp DP/DN duy nhất (phụ thuộc vào hướng cắm).

• Nếu bạn đi hai cặp dây và gộp ở đầu xa, khi cắm cáp dữ liệu, một cặp dây sẽ truyền tín hiệu, còn cặp kia trở thành một đoạn dây treo lơ lửng – “stub”.
• Với tín hiệu tần số cao (USB 2.0 tuy chỉ 480Mbps nhưng sườn xung rất dốc), đoạn dây treo này gây phản xạ tín hiệu nghiêm trọng. Tín hiệu phản xạ ngược lại sẽ làm nhiễu tín hiệu gốc, khiến mắt đồ thị (eye diagram) đóng lại, tỷ lệ lỗi dữ liệu tăng vọt.

2. Trở kháng không liên tục

Đường vi sai yêu cầu kiểm soát trở kháng nghiêm ngặt (thông thường là 90\Omega \pm 10\%).

• Tại điểm giao nhau kiểu “ba ngã” nơi hai cặp dây hội tụ, trở kháng sẽ thay đổi mạnh (do mắc song song tức thì, trở kháng giảm khoảng một nửa).
• Điểm không liên tục trở kháng này là nguồn gốc gây phản xạ tín hiệu, phá hủy tính toàn vẹn tín hiệu.

3. Vấn đề EMI (nhiễu điện từ)

Cặp dây “nhàn rỗi” không chỉ gây phản xạ mà còn hoạt động như một ăng-ten, phát tán nhiễu tần số cao ra ngoài hoặc hấp thụ nhiễu điện từ xung quanh, khiến sản phẩm của bạn rất khó đạt chứng nhận EMC.

---

Giải pháp tốt nhất được khuyến nghị

Để đảm bảo chất lượng tín hiệu, bạn nên áp dụng một trong hai phương án sau:

Phương án A: Gộp trực tiếp tại pad (khuyến nghị nhất)

Trên lớp trên hoặc lớp dưới PCB, nối trực tiếp A6 với B6, A7 với B7.

• Thực hiện: Sử dụng cách đi dây “cắt trong” hoặc “chéo dây” để hai nhóm pad nhanh chóng gộp lại.
• Ưu điểm: Gần như không có stub, trở kháng liên tục tốt nhất, tiết kiệm không gian đi dây.

Phương án B: Gộp ở lớp trong

Nếu không gian thực sự hạn chế, có thể đặt lỗ via dưới hai nhóm pad và gộp ở lớp trong với khoảng cách ngắn nhất.

• Lưu ý: Khoảng cách từ điểm gộp đến pad phải càng ngắn càng tốt (thông thường yêu cầu nhỏ hơn 50mil).

Tiêu chí so sánh	Gộp ở đầu xa	Gộp gần (khuyến nghị)
Tính toàn vẹn tín hiệu	Kém (phản xạ nghiêm trọng)	Tốt
Biểu hiện mắt đồ thị (eye diagram)	Rối loạn, dễ đóng	Rõ ràng, mở rộng
Độ khó đi dây	Cao (phải duy trì hai cặp vi sai)	Thấp (chỉ duy trì một cặp vi sai)
Rủi ro chứng nhận	Rất cao (khó qua USB-IF)	Thấp

---

Gợi ý bổ sung

Nếu bạn đang sử dụng giao diện 16 chân, thường nhằm mục đích sạc hoặc truyền thông USB 2.0, hãy đảm bảo:

1. Độ dài cặp vi sai bằng nhau: Chênh lệch độ dài giữa DP và DN phải kiểm soát trong vòng 5mil.
2. Tránh xa nguồn nhiễu: Đường vi sai cần tránh xa các mô-đun nguồn (DC-DC) và tín hiệu xung nhịp.
3. Lớp mặt đất đầy đủ: Phía dưới đường đi dây phải có lớp đất tham chiếu hoàn chỉnh, không được đi xuyên qua vùng chia cắt.

[zeruns]

Dưới đây là một vài hình ảnh tham khảo về cách đi dây USB-C D+ D-

[rangersly]

Tuyệt vời!! Tìm mãi mà không thấy một hình tham khảo nào, xem được hình thì bỗng nhiên hiểu ra ngay, cảm ơn đại ca hỗ trợ!!!