Các cao nhân cho em hỏi, em dùng UCC21520 để làm SPWM đầu vào chỉnh lưu thì dạng sóng phía high-side xuất hiện vấn đề lõm xuống. Nếu đưa xung PWM vào thì không bị lõm. Có phải thời gian nạp bootstrap không đủ không, và nên xử lý thế nào ạ? Hình 1 là sóng SP đầu vào với hệ số điều chế bằng 1, giảm hệ số điều chế xuống 0,6 vẫn có lõm nhỏ. Hình 2 là dạng sóng đầu ra high-side. Hình 3 là sơ đồ nguyên lý, mong được chỉ giáo.
Hình 1:
Hình 2:
Hình 3:
Trước tiên nói rõ cơ chế, rồi nói cho bạn biết vì sao con đường “tăng thêm tụ bootstrap” đừng đi.
Hướng phán đoán của bạn là đúng: đây chính là bootstrap bị đói. Khi tỷ lệ điều chế SPWM kéo lên 1, vùng đỉnh sin có duty cycle gần 100%, transistor phía thấp gần như không mở trong mỗi chu kỳ sóng mang, tụ bootstrap không có cửa sổ bổ sung, VDDA−VSSA tụt dần, xuống dưới 8,2V (UCC21520DWR là bản UVLO 8V) thì driver bị tắt, dạng sóng sụp một mảng — PWM duty cycle cố định thì mỗi chu kỳ đều có cửa sổ phía thấp, nên sạch. Logic hoàn toàn nhất quán.
Nhưng tính hết sổ sách bạn sẽ thấy tụ điện căn bản không phải nút thắt:
0,45V so với 2,6V, dư gần một bậc độ lớn. Dung lượng tụ là đủ, có tăng thêm cũng vô ích.
Vậy điện tích đã đi đâu? Xem Hình 3, tôi để ý một linh kiện: diode bootstrap D7 là RS1M, trr khoảng 500ns. Bus của bạn là cao áp sau chỉnh lưu, mỗi lần sườn lên của nút SW bị kéo tức thời lên vài trăm volt, trong thời gian phục hồi ngược của diode chậm này, nó sẽ rút ngược điện tích từ VDDA về 12V — mỗi sườn chuyển mạch lại ăn mất một lần, suốt quá trình đều bị ăn. Điều này giải thích luôn cả hai hiện tượng của bạn:
Thứ tự thao tác đề nghị:
Tôi từng dính đúng cái bẫy này, dạng sóng gần như y hệt: PWM cố định thì không sao, vừa chuyển sang SPWM là ở đỉnh sóng bị khuyết mất một mảng.
Ban đầu tôi cũng nghi thời gian nạp không đủ, bèn giảm điện trở bootstrap từ 10 Ω xuống 2,2 Ω, tăng tụ từ 0,47 µF lên 2,2 µF. Vết lõm có nông hơn một chút, nhưng kéo tỉ lệ điều chế lên 1 thì vẫn còn. Sau đó dùng đầu dò vi sai đo VDDB so với VS, thấy đoạn ở đỉnh sóng điện áp tụt dần, tụt xuống dưới ngưỡng UVLO là driver tắt, vết lõm chính là do UVLO tạo ra. Lúc đó tôi mới hiểu: phía low-side quanh đỉnh sóng chẳng có bao nhiêu thời gian dẫn, tụ hoàn toàn không có cơ hội nạp.
Khi sửa tôi còn dính thêm một cái bẫy về điện áp chịu đựng. Điện áp chịu đựng của tụ bootstrap phải chọn theo VDD, không phải theo điện áp bus. Khi phía high-side dẫn, hai đầu tụ vẫn là VDD, chỉ có điều toàn bộ điện thế của tụ được nâng lên trên mức bus. Thứ cần chọn điện áp chịu đựng theo bus là diode bootstrap, vì khi phân cực ngược nó phải chịu toàn bộ điện áp bus. Hai thứ này ban đầu tôi làm ngược mất: diode chịu áp không đủ nên bus cao lên là rò. Sau đó đổi sang diode hồi phục nhanh 100 V mới ổn; với mức bus vài chục vôn thì đủ dùng, còn bus cao hơn thì lấy theo bus rồi để dư gấp đôi. Về phía tụ, nếu VDD là 12 V thì chịu áp 25 V thực ra là đủ, nhưng X7R kích thước nhỏ sẽ bị giảm dung lượng dưới phân cực DC, chọn loại 50 V ESR thấp sẽ chắc ăn hơn. Sau khi tăng tụ, còn phải xem diode có chịu được xung nạp lúc bật nguồn hay không, đừng dùng vỏ quá nhỏ.
Cuối cùng, tôi thêm một module nguồn cách ly cho mỗi kênh high-side, vết lõm biến mất luôn. Nếu bạn không muốn sửa bo mạch, trước hết hãy giới hạn tỉ lệ điều chế tối đa ở 0,9, xem vết lõm có biến mất không, có thể kiểm chứng nhanh. Còn muốn chạy đủ tỉ lệ điều chế thì đường bootstrap không kham nổi.
Bootstrap và chỉ số điều chế cao là một sự kết hợp tồi. Tụ này giống như một viên pin nhỏ chỉ được nạp khi phía thấp (low side) dẫn. Ở đỉnh sóng sin, phía cao dẫn gần như toàn bộ chu kỳ chuyển mạch, nên phía thấp hầu như không dẫn chút nào. Tụ xả vào dòng tĩnh của driver và điện tích cổng, điện áp nguồn (rail) sụt, UVLO kích hoạt, và bạn nhận được một vết lõm. Tín hiệu SPWM không có gì sai. Sơ đồ thiên áp mới là vấn đề.
Có thể làm chậm sự sụt áp bằng tụ lớn hơn, diode nhanh hơn và điện trở nối tiếp nhỏ hơn. Có thể thu nhỏ vết lõm bằng cách giới hạn duty. Bạn không thể khiến nó biến mất tại m = 1 với bootstrap, vì cùng một tụ phải đủ lớn để trụ qua đỉnh và đủ nhỏ để nạp lại trong khoảng thời gian phía thấp còn sót lại. Hai điều kiện đó hội tụ về 0.
Với một mạch làm một lần, một module cách ly nhỏ cho mỗi driver phía cao là phương án khắc phục ít đau đầu nhất. Hãy chọn loại có điện dung cách ly thấp, nếu không dòng chế độ chung (common-mode) sẽ gây rắc rối cho bạn. Đối với sản phẩm, hãy dùng driver tích hợp bơm điện tích (charge pump) hoặc thiết kế nguồn thiên áp nổi phù hợp. Bootstrap ổn cho buck hoặc half-bridge không bao giờ chạy gần 100% duty. Một cầu điều chế sin thì không như vậy.
Làm một nguồn cách ly để cấp cho VDDA và VDDB đi, không thì ưu điểm của driver cổng cách ly của bạn chẳng phát huy được gì, thà dùng driver cổng thường còn hơn.
Được rồi, cảm ơn đại ca, mình thử xem.
Được rồi đại ca, em thử bản không sửa board trước nhé.
Được rồi đại ca, học được rồi.
Được rồi, cảm ơn đại ca.
