간단한 분리형 연신 증폭기 회로도

[ABC]

여기에서는 5개의 트랜지스터와 2개의 저항으로 구성된 간단한 연산 증폭기에 대해 소개하고자 합니다. 이 회로는 연산 증폭기의 내부 작동 원리를 블랙박스가 아닌 구체적인 회로 구성으로 이해하려는 분들에게 학습 도구로 유용할 수 있습니다.

물론 이 연산 증폭기의 성능은 뛰어나지 않습니다. 오프셋 전압이 크고, 바이어스 전류가 높으며, 개방 루프 이득이 낮고, 대역폭이 좁으며, 출력 단 성능이 열악합니다. 시중에서 10센트에 판매되는 어떤 연산 증폭기 칩보다도 성능이 떨어지지만, 분리형 소자 회로로는 구조가 충분히 단순하여 학습용으로 적합합니다.

대부분의 트랜지스터로 이 회로를 구성할 수 있으며, 본 예제에서는 2N3904와 2N3906 트랜지스터를 사용하고 두 개의 1kΩ 저항을 연결하여 핵심 회로를 ±5V 전원으로 구동할 수 있도록 했습니다. 회로는 한 쌍의 10kΩ 저항을 사용하여 피드백을 적용하고 비반전 증폭 모드로 구성하여 이득을 2(6dBV)로 설정했습니다.

본문에는 LTspice 기본 모델을 사용한 시뮬레이션 결과와 실제 회로 테스트 데이터를 함께 제공합니다. 테스트 결과는 앞서 설명한 2배의 이득을 확인할 수 있었으며, 개방 루프 측정 시 절연 변압기를 사용하여 관련 값을 측정했습니다.

LTspice 회로도에서 VOL은 개방 루프 이득 측정을 위한 테스트 전압 소스이며, 실제 측정 시에는 절연 변압기의 2차 측 권선이 해당 위치에 연결된다는 점에 주의하시기 바랍니다.

이 회로를 통해 많은 분들이 즐거움을 얻기를 바랍니다.

[小聪同学]

이 증폭기의 아키텍처는 매우 기본적입니다. 출력 범위는 입력 공통 모드 전압에 의해 제한됩니다: 출력 전압이 입력 전압보다 너무 낮을 수 없습니다(약 1V). 따라서 회로에 추가 증폭 단계를 하나 더 추가하는 것이 좋습니다.

회로를 간소화하기 위해 전류 미러를 생략하고 차동 쌍(LTP)에 정전류원을 적용할 수도 있습니다. 이렇게 하면 최소한의 공통 모드 억제 능력을 유지할 수 있습니다.

또한 회로에는 주파수 보상 회로가 누락되었습니다.

[ABC]

앞서 언급했듯이, 이 회로의 핵심 목적은 초보자가 이 간단한 회로를 개선하는 과정에서 연산 증폭기의 내부 기본 작동 특성을 이해하도록 하는 것입니다.

[CCC]

브레드보드 버전의 5BJT 회로를 제작했으며 이는 LTSpice 시뮬레이션 결과와 거의 유사하게 동작합니다. 차동 증폭기로서 0-3.6V 범위의 깨끗한 사인파를 생성하지만, 출력이 10kHz를 넘어가자마자 급격히 감소하는 모습에 다소 놀랐습니다. 여분의 커패시턴스가 전혀 없었을 텐데 말이죠. AC 모델을 만들어서 어떤 특성을 보이는지 확인해봐야겠습니다.

내가 가진 교재들 중 이와 같은 내용을 충분히 다룬 책은 없네요. 더 고급 수준의 책들이 필요할 것 같습니다. 그냥 오래된 교과서들을 구입하는데, 상태는 양호한 편이에요.