자주 듣는 '이득(Gain)'은 무엇이며, 어떤 역할을 할까요?
'이득’은 '출력 신호와 입력 신호의 비율’을 나타내며, 증폭 배율보다 더 엄밀한 개념입니다. 이득은 증폭(이득≥1)과 감쇠(이득<1)를 모두 표현할 수 있으며, 전자 회로 소자(예: 연산 증폭기)의 동작 상태를 완벽하게 설명합니다.
1. 회로에서 이득의 데시벨 표현
연산 증폭기에서 개방 루프 이득은 매우 높습니다(보통 10^5 ~ 10^7). 배율로 표현하면 매우 번거로운데, 로그 단위인 '데시벨(dB)'을 사용하면 더 간결합니다.
일반적인 이득의 데시벨 정의:
- 전압 이득: G_{\text{dB}} = 20\lg\left(\frac{V_{\text{out}}}{V_{\text{in}}}\right)
- 전력 이득: G_{\text{dB}} = 10\lg\left(\frac{P_{\text{out}}}{P_{\text{in}}}\right)
- 음압 이득: G_{\text{dB}} = 20\lg\left(\frac{\text{음압Pa}}{\text{기준 음압20μPa}}\right)
왜 이득 계수에 10과 20의 차이가 있을까요? 핵심 원인은 물리량의 본질적 차이에 있습니다.
2. 데시벨 계수의 유래
1. 10배 계수의 기원
데시벨은 원래 전력의 상대적 변화를 설명하기 위해 사용되었으며, 원래 정의는 $G_{\text{dB}} = 10\lg\left(\frac{P_{\text{out}}}{P_{\text{in}}}\right)$입니다.
일반식은 다음과 같이 표현됩니다: X_{\text{dB}} = 10\lg\left(\frac{\text{실제값}}{\text{기준값}}\right), 여기서 10배 계수는 관례적인 표준입니다.
2. 20배 계수의 유도
전압 자체는 전력과 같지 않지만, 회로 기본식 $P = \frac{V^2}{R}$을 통해 전압과 전력의 관계를 유도할 수 있습니다.
전력 관계식을 데시벨 정의에 대입하면:
G_{\text{dB}} = 10\lg\left(\frac{P_{\text{out}}}{P_{\text{in}}}\right) = 10\lg\left(\frac{\frac{V_{\text{out}}^2}{R}}{\frac{V_{\text{in}}^2}{R}}\right)
간소화하면:
G_{\text{dB}} = 10\lg\left(\left(\frac{V_{\text{out}}}{V_{\text{in}}}\right)^2\right) = 20\lg\left(\frac{V_{\text{out}}}{V_{\text{in}}}\right)
이것이 전압 이득에서 20배 계수를 사용하는 이유입니다. 마찬가지로 전류, 음압 등 '장량(field quantities)'의 제곱값은 전력(에너지)에 비례하므로 이들의 데시벨 환산에는 20배 계수를 사용합니다. 전력이나 에너지를 직접 설명하는 이득은 여전히 원래의 10배 계수를 사용합니다.
3. 일반적인 이득(dB)과 증폭 배율 환산표
| dB값 | 증폭 배율 | 설명 |
|---|---|---|
| 0dB | 1 | 증폭/감쇠 없음 |
| 3dB | 1.4 | 이득 증가 |
| 6dB | 2 | 이득 증가 |
| 9dB | 2.8 | 이득 증가 |
| 12dB | 4 | 이득 증가 |
| 18dB | 8 | 이득 증가 |
| 20dB | 10 | 이득 증가 |
| -3dB | 0.707 | 감쇠 |
| -6dB | 0.5 | 감쇠 |
| -10dB | 0.1 | 감쇠 |
| -20dB | 0.01 | 감쇠 |
| -60dB | 0.001 | 감쇠 |
4. 연산 증폭기의 3가지 특수 이득 지점
1. 이득 교차점
오픈 루프 이득의 크기가 1(즉 0dB)로 떨어지는 주파수 지점을 의미합니다. 이 지점은 연산 증폭기 안정성 분석에 매우 중요합니다. 만약 시스템 루프 이득이 해당 주파수에서 위상 이동이 180° 이상이라면, 폐쇄 루프 증폭 회로가 발진할 수 있습니다.
2. 단위 이득 주파수 지점
오픈 루프 이득이 0dB로 떨어지는 주파수로, 단위 이득 대역폭이라 불립니다. 이는 이득 대역폭 곱과 관련되어 있으며, 일반적으로 이득 대역폭 곱=단위 이득 주파수×직류 오픈 루프 이득입니다. 이 주파수 범위 내에서 연산 증폭기는 일정한 증폭 능력을 유지합니다.
3. 필터의 차단 주파수(-3dB 지점)
필터의 '유효 작동 범위’와 '감쇠 범위’의 경계를 정의합니다. 해당 주파수에서 신호의 전력 감쇠는 입력 전력의 절반, 전압 감쇠는 입력 전압의 0.707배입니다.
- 저역 필터: 고주파 감쇠 시작 지점, 해당 주파수보다 낮은 주파수의 신호는 감쇠<3dB로 효과적으로 통과됩니다;
- 고역 필터: 저주파 감쇠 시작 지점, 해당 주파수보다 높은 주파수의 신호는 감쇠<3dB로 효과적으로 통과됩니다;
- 대역통과/대역차단 필터: 통과대역/차단대역의 경계를 정의하며, 통과대역 내 신호 감쇠<3dB, 차단대역 내 신호 감쇠>3dB입니다.
5. 결론
이득은 간단해 보이지만 실제 PCB 설계 시 20lg/10lg 계산 혼동, 연산 증폭기 -3dB 지점 누락 등의 실수가 발생하기 쉽습니다. 이 문서의 핵심 내용이 도움이 되길 바랍니다!
모든 엔지니어분들께, 수작업 설계한 기판이 첫 번째 시도에 성공적으로 작동되기를, 측정된 파형이 결코 현학적이지 않기를, 루프가 항상 안정되어 발진하지 않기를, 그리고 제일크리에이티브 EDA(JLCEDA)가 점점 편리해지기를 기원합니다!
부족한 설명이 있다면 댓글 구역에서 보완해 주세요~