ABC
2026 年 3 月 15 日午後 5:12
3
こんなに詳しく質問してくれる人はめったにいないですね。考えが明確で、図もあり、疑問点もはっきりしていて、まさに模範的な質問です!
一番困るのは、自分の問題の説明さえはっきりしない人で、何を聞いているのか理解するまで何度も追加で質問しなければならないことですよ
知夏
2026 年 3 月 15 日午後 5:19
4
こんにちは!初心者の方として、この回路図は本当に非常に素晴らしい 出来です!全体のロジックが明確で、Type-CのCCピンのプルダウン抵抗(U1、U3それぞれ5.1kΩ)も正しく、LDOの入出力コンデンサも完備されており、さらにTVSによる保護まで考慮されています。これはすでに多くの初心者をはるかに凌駕するレベルです。
あなたの疑問点について、一つずつ丁寧にお答えするとともに、いくつかの実用的なエンジニアリング上のアドバイスも提供いたします:
1. Type-Cの配線がごちゃごちゃしているけど、回路図の描き方として問題ない?
現状の接続方法は電気的に完全に正しい ですが、「読みやすさ」と「美観」の観点から見ると、確かに改善の余地があります。
改善提案 :実際の設計では、線の交差による視覚的混乱を避けるため、通常ネットラベル(Net Label) を使います。USBコネクタから出た信号線を少し引き出してからネットラベルをつけ(例:DP1、DN1)、反対側のヘッダH1の近くでも同様に同じ名前のネットラベルを付けるようにします。こうすればEDAソフトウェアが自動的に同名のネットを接続してくれるので、図面がずっとすっきりと見やすくなります。
2. ヘッダからの信号線の並び順について
純粋な導通性の観点では、どんな順番でも問題ありません。ただし、信号の整合性や将来的な使い勝手を考えると、以下の原則に従うことをお勧めします。
重大な欠落:GNDの不足! H1ヘッダには信号線しかなく、グランド(GND)が抜けているのが気になります。すべての信号には帰還パスが必要であり、GNDを引き出さないと、杜邦線などで他の基板に接続した際に、接地電位の不一致により通信エラーが発生したり、最悪の場合機器を破損させる可能性があります。H1には少なくとも1本のGNDピンを追加してください。
信号の統合と順序整理 :USB 2.0通信では、Type-Cコネクタ内部には正逆挿しに対応するため、D+/D-ペアが2組あります。一般的には、コネクタ近傍でDP1とDP2をショート、DN1とDN2をショート してしまいます。これにより、片方のD+およびD-だけを外部に取り出すだけで済みます。
並び順の推奨 :GND, SBU1, SBU2, DP, DN の順にするのが良いでしょう。差動信号(DPとDN)を隣り合わせにすることで、後での配線やケーブル処理が楽になります。
3. TVSの選定(SMBJ6.5CA)は適切ですか?
選定は非常に堅実で、要求仕様を十分満たしていますが、わずかに最適化できます。
4. タンタルコンデンサの代替案(1117チップの「落とし穴」)
ここで指摘されたのは、非常に専門的かつ重要なポイントです!1117シリーズのICは、出力コンデンサのESR(等価直列抵抗)に対して厳密な要件を持っています。
1117は比較的古いバイポーラ型LDO構造であり、内部フィードバックループの安定性を保つために、出力コンデンサにある程度のESR (通常0.1Ω~10Ωの範囲)を必要とします。
MLCC(セラミックコンデンサ)のみを使用した場合 :MLCCのESRは極めて低く(通常数mΩ程度)であるため、1117チップが発振 してしまう可能性があります。その結果、出力されるのは安定した3.3Vではなく、高周波リップルを含んだ波形になってしまいます。
代替案の提案 :
案A(最も推奨、コストパフォーマンス最高) :100nFのMLCCと10μF(または22μF)のアルミ電解コンデンサを並列接続 。アルミ電解コンデンサは自然に適度なESRを持っており、1117の発振防止にちょうど良く、さらに100nFのMLCCを並列にすることで高周波ノイズも効果的に除去できます。これは実際の設計で最もよく使われ、最も安価な方法です。
案B(小型化重視) :22μFのMLCCに小さな抵抗(例:0.5Ωまたは1Ω)を直列に挿入 。抵抗を使って人工的にESRを再現する方法です。技術的には可能ですが部品点数が増え、案Aほどシンプルではありません。
まとめ :現在タンタルコンデンサを使用しているのは問題ありません(タンタルコンデンサのESRは丁度よい範囲です)。しかし、タンタルコンデンサは価格が高く、過電圧時に発火リスクがあるため、MLCC+アルミ電解コンデンサ の組み合わせへの変更を強くおすすめします。
最後に小さな補足 :
LEDインジケータの限流抵抗R4(1kΩ)について:(3.3V - LED順方向電圧約2V) / 1kΩ ≈ 1.3mA。この電流値だと、一般的なチップLEDではやや暗めに見えるかもしれません。もっと明るくしたい場合は、R4を470Ωまたは510Ωに変更すると良いでしょう(電流は約2.5mA~3mAになり、明るさが向上します)。
CCC
2026 年 3 月 15 日午後 5:24
5
これはLDOおよびバック回路における非常にしっかりとした第一歩です!Type-CポートのCC抵抗を用いて5Vをネゴシエートすること、入力保護とフィルタリングの追加、出力インジケータの実装など、基本的な概念を正しく理解できています。電気的に見ても、この回路は正しく3.3Vを出力します。
以下に、ご質問への回答と、回路図設計のレベルアップにつながる専門的なアドバイスを紹介します。
1. 回路図の描画とType-Cの配線規格
あなたの回路図は十分読みやすいですが、より洗練されてプロフェッショナルな見た目に仕上げるために、いくつかの標準的な表記法があります:
部品識別子(Designators) :5.1kΩのCC抵抗にU1およびU3を使用していますが、回路図の規約では、U はIC(例:1117やTVSダイオードなど)にのみ使用されます。抵抗には常に R を使います(例:R1、R2)。
ネットラベルとワイヤー :シンプルな回路では明示的に緑色の線を引くことも問題ありませんが、DP/DNやSBUラインのように交差させると視覚的に煩雑になります。プロの設計では、ネットラベル (たとえば、一方の端に「DP1」とラベルし、もう一方にも「DP1」とラベルすることで)物理的な線を引かずに接続を表現します。
視覚的なフロー :一般的な設計慣習では、左側に入力、中央に主な処理/電源変換部、右側に出力を配置します。あなたはほぼこの通りに配置しており、とても良いです!
2. シグナルヘッダー(H1)のピン順序
これらの信号をジャンパーワイヤー用のヘッダーとして取り出すだけであれば、物理的な順序は厳密ではありません。ただし、データ通信を想定する場合は以下のベストプラクティスがあります:
差動ペアのグループ化 :USB 2.0は差動ペア(DPとDN)に依存しています。これらは隣同士になるように配置すべきです。より適切な順序は次の通りです:DP1, DN1, DP2, DN2, SBU1, SBU2。
USB 2.0の反転に関する「落とし穴」 :Type-Cコネクタは裏表どちらでも挿せるため、ケーブルを通常の向きで挿すとデータはDP1/DN1を、逆向きではDP2/DN2を伝送します。将来、ケーブルの向きに関係なくUSB 2.0データ接続を使いたい場合、コネクタ直下でDP1とDP2を短絡 し、DN1とDN2を短絡 してから、片方のペア(DP/DN)だけをヘッダーに引き出すべきです。
3. TVSダイオードの選定(SMBJ6.5CA)
SMBJ6.5CAの選定は安全で動作しますが、わずかに最適化できます。
電圧定格 :「6.5」とはスタンドオフ電圧が6.5Vであることを意味します。これは5VのUSBラインにぴったりです。通常の動作中に誤って導通することなく、1117の絶対最大定格15Vに達する前に過電圧サージをクランプできます。
方向性(CA vs A) :「CA」サフィックスは双方向 (Bidirectional)を意味します。しかし、USBのVBUSは純粋な正の直流電源であるため、単方向 (Unidirectional)のTVS(SMBJ6.5A )の方が好ましいです。単方向TVSは負の過渡電圧に対してより優れた保護を提供し、それを無害な-0.7V程度でクランプします。一方、双方向型は負のサージが約-11Vまで上昇した時点でようやくクランプを開始します。
4. 出力コンデンサと「1117 ESRトラップ」
あなたはPCB設計において最も有名な課題の一つにぶつかりました:1117 LDOの安定性要件です。
1117のような古いLDOアーキテクチャは、制御ループの安定性を保つために、出力コンデンサに特定の等価直列抵抗(ESR) — 通常0.3Ω~22Ω — が要求されます。
現在の選択(タンタルコンデンサ) :タンタルコンデンサは自然にこの必要なESR範囲内に収まります。そのため、1117との組み合わせでは古典的かつ正しい選択と言えます。
代替案1:MLCC+小型抵抗 :これは非常に優れた一般的な代替手段です!純粋なセラミックコンデンサ(MLCC)は事実上ゼロのESRを持つため、1117が発振し、ノイズが多く不安定な出力電圧になります。安価な10μFまたは22μFのMLCCを使いたい場合は、それに直列に0.5Ω~1Ωの抵抗を挿入することで、タンタルコンデンサを模倣できます。
代替案2:MLCC+アルミ電解コンデンサ :これも有効です。電解コンデンサが必要なESRを提供し、MLCCが高周波ノイズを担当します。
プロのアドバイス :ESRの問題を根本的に避けたい場合は、1117を現代の「セラミック安定型」LDO(AP2112やRT9013など)に置き換えるだけでOKです。こうしたLDOは、追加の抵抗なしで標準的なMLCCと完璧に動作するように設計されています。
zeruns
2026 年 3 月 15 日午後 6:08
6
電流要件が高くない場合は、LDOにXC6206P332を選んでもよい。
ああ、差動信号ライン1対を作るには4つのピンが必要だったのか。最初は2つのピンで1対だと思ってたよ 私の勉強不足でした
zeruns
2026 年 3 月 16 日午前 11:24
8
Type-Cインターフェースの場合だけこのような現象が起こります。Type-Cは正逆どちら向きでも挿入可能であるため、上下の接点は同じピンになっており、引き出す際にはそれらを接続する必要があります。
アドバイスに従って回路図を調整しました。ただ、2点目 の意味を正しく理解できているか不安なので、確認していただけますか?また、PCBも設計しましたが、差動信号線がうまくできていないような気がします。
zeruns
2026 年 3 月 16 日午後 1:16
11
TVSはコネクタの近くに配置し、配線は他の部品に接続する前にまずTVSを通るようにしてください。そうしないと保護機能が効きません。
DPおよびDNデータラインには、可能であればESD保護素子も追加した方が良いですが、現在多くのチップは内蔵ESD保護機能を備えています。
USB配線は90Ωのインピーダンスマッチングを行う必要があり、等長配線も推奨されます(ただし低速通信では省略しても問題ない場合が多いです)。
立創のオープンソースプラットフォームで他の人の設計作品を多く参照し、学んでみてください。
電源ネットワークはカスタム銅箔塗布で直接接続できます。
TVSはもう少し小型のパッケージを持つ型番に変更することも可能です。
USBインターフェースの配線方法について図解付きで説明している立創の以下のドキュメントを参照してください:
https://wiki.lceda.cn/zh-hans/design-production/pcb-design/moduler-design/usb-interface.html
考えてみたんですが…、その2組の差分を短絡接続するには、貫通穴を開けるか、それぞれ大きく迂回させる必要があります…。あるいは、2組の差分をそのまま配線し、出力端で自然に接続されるようにするかです…。
zeruns
2026 年 3 月 17 日午後 1:21
13
この方法は回路設計において非常に推奨されません 。信号品質が大幅に低下し、デバイスが認識できなくなったり、頻繁に切断される原因となる可能性があります。
簡単に結論を述べると:遠くの地点で2対の配線を合流させる走線は避けてください。Type-Cコネクタ付近(ランド周辺)でできるだけ早く合流させ、その後は1対の差分ラインとして配線すべきです。
以下に、「2対のラインを遠方で合流させる」このような配線方法によって生じる主な問題を示します。
1. 致命的な「スタブ効果」(Stub Effect)
USB Type-C は正逆どちら向きでも挿抜可能ですが、実際には常にいずれか一方のDP/DNペアのみがデータ伝送に使用されます(プラグの向きにより決定されます)。
もし2対の配線を遠方で合流させる場合、ケーブルを接続した時点で、一方のペアが信号を伝送している間、もう一方のペアは**宙ぶらりんの「スタブ(短いダミー配線)」**と化してしまいます。
高周波信号(USB 2.0は480Mbpsであり、立ち上がりが急峻)では、この宙ぶらりんの配線により強い信号反射が発生します。この反射信号が元の信号を乱し、アイパターンが閉じてしまい、ビット誤り率が急激に上昇します。
2. インピーダンスの不連続
差分信号ラインは厳密なインピーダンス制御(通常 $90\Omega \pm 10\%$)が要求されます。
2対のラインが合流する「Y字路」のようなポイントでは、インピーダンスが急激に変化します(瞬時に並列接続され、インピーダンスは約半分になる)。
このようなインピーダンス不連続点は信号反射の原因となり、信号の整合性を損ないます。
3. EMI(電磁干渉)問題
「使われていない」配線ペアは、反射を引き起こすだけでなく、アンテナのように高周波ノイズを外部に放射したり、周囲の電磁干渉を受信してしまうため、製品がEMC認証試験に合格するのが難しくなります。
推奨される最適な設計手法
信号品質を確保するために、以下のいずれかの方法を採用すべきです。
方式A:ランド直近で直接合流(最も推奨)
PCBの表層または裏面にて、A6とB6、A7とB7を直接接続します。
方法 :「内側に切り込む」または「交差させる」配線を行い、2組のランドをできるだけ早期に結合します。
利点 :スタブがほとんどなく、インピーダンスの連続性が最も良く、配線スペースも節約できます。
方式B:内層で合流
物理的にスペースが極めて限られている場合、2組のランド直下にビアを設置し、内層で最短距離で合流させることも可能です。
注意 :合流点までの配線長は可能な限り短くしてください(一般的に50mil未満が要求されます)。
比較項目
遠方で合流
近傍で合流(推奨)
信号整合性
不良(反射が大きい)
優れている
アイパターン
乱れやすく、閉じやすい
明確で、開口部が広い
配線難易度
高い(2対の差分を維持する必要あり)
低い(1対の差分のみ管理)
認証リスク
極めて高い(USB-IF 認証不合格の恐れ)
低い
補足アドバイス
16ピン のコネクタを使用している場合、充電またはUSB 2.0通信を目的としていることが多いです。以下の点に注意してください:
差分ペアの等長配線 :DPとDNの配線長の差は5mil以内に抑えてください。
干扰源からの離隔 :差分ラインは電源回路(DC-DCコンバータ)やクロック信号から離して配置してください。
地平面の完全性 :差分ラインの下方には完全なリファレンスグランド層を確保し、分割領域をまたがないようにしてください。
zeruns
2026 年 3 月 17 日午後 1:33
14
USB-CのD+ D-配線の参考図をいくつか示します。
すごい!!!参考画像がなかなか見つからなかったのですが、図を見て一瞬で理解できました。助けてくださってありがとうございます!!!!!