整理自最近把 PADS 9.3 重新捡起来的学习笔记，算是之前嘉立创EDA、KiCad、AD 三份快捷键整理（topic 427 / topic 428 / topic 429）的续篇，这回对象换成 PADS。
适用版本 PADS 9.3 / 9.5（Mentor Graphics 时代的 9.x），菜单以英文界面为准，关键术语附中文。默认读者已经熟练使用立创EDA专业版或 KiCad，所以「什么是原理图」这类内容全部略过，只讲两边对不上的地方。键位均为默认值，可在 Tools > Customize > Keyboard and Mouse 里改。
一、先接受一个设定，PADS 是三个程序
国内电源、消费电子、工控行业里 PADS 9.x 的保有量至今不小，不少中小公司还拿它当标准流程，接手老项目或者入职新公司都可能撞上。
它和你用过的所有现代 EDA 最大的区别，在于一套设计被拆成了三个独立程序，靠网表在中间传数据。
| 程序 | 主文件 | 干什么 | 对应你熟悉的 |
|---|---|---|---|
| PADS Logic（前身 PowerLogic） | .sch | 原理图、ERC、BOM | 立创EDA原理图 / KiCad 原理图编辑器 |
| PADS Layout（前身 PowerPCB） | .pcb | 布局、布线、规则、灌铜、CAM | 立创EDA PCB / KiCad pcbnew |
| PADS Router（前身 BlazeRouter） | 复用 .pcb | 交互布线，推挤、绕障比 Layout 强 | KiCad 交互布线的加强版 |
Layout 和 Router 共享同一份 PCB 数据库，可以随时互相切换。入门只用 Logic 加 Layout 也完全够，但要知道 PADS 的推挤布线体验在 Router 里才完整，Layout 里那个是简化版。
原理图和 PCB 之间靠两层机制保持一致。
- PADS Layout Link（实时）。两个程序同时开着，Logic 里 Tools > Layout… 弹出 Link 对话框，点 Send Netlist，Layout 那边立刻收到。相当于 KiCad 的「从原理图更新 PCB」，区别是要自己动手点。
- ECO（差异更新）。大改的时候在 Layout 里 Tools > Compare/ECO 对比生成 .eco 再导入，只更新差异，已经布好的线不会丢。
跨版本、两人协作、归档时另有文件方式，Logic 导出 .asc 网表，Layout 里 File > Import。
二、最大的坎，库是三件套
从立创EDA或 KiCad 过来，卡住人的基本都在库这里，先说透。
立创EDA的「器件」把符号、封装、3D 绑成一个云端对象；KiCad 是符号库加封装库两个文件，靠名字匹配。PADS 更原始，拆成三层。
Part Type（元件类型） ← 原理图里放的其实是它
├── CAE Decal（原理图符号） ← 原理图上那个符号长什么样
├── PCB Decal（封装） ← 板子上那组焊盘
└── 电气属性：Logic Family / Prefix / Gates / Pins / Attributes
三个要点。
- 换封装改的是 Part Type。 改 CAE Decal 或 PCB Decal 文件本身都没用，得把这个 Part Type 的 PCB Decals 属性改掉，再走一次 ECO 同步到 PCB。反过来这也是个优势，一个 Part Type 可以同时挂好几个封装，原理图里放一个 CAP，右键 Properties 在下拉里选 0402 / 0603 / 0805 / 1206，用不着建四个元件。
- 分工是硬性的。 CAE Decal 只能在 Logic 的 Part Editor 里建，PCB Decal 只能在 Layout 的 Decal Editor 里建，Part Type 两边都能建。
- 多门器件在 Gates 里拆。 LM358 建一个 Part Type，Gates 分 A、B 两个符号，原理图里放两次，位号自动变 U1A / U1B，背后还是同一个 8 脚封装。
还有个 PADS 的特色，电源和地用隐性引脚（Signal Pins）处理。一颗 14 脚 IC 的 VCC 在 14 脚、GND 在 7 脚，符号上可以不画这两个脚，改在 Part Type 的 Electrical > Signal Pins 里声明，网表会自动连上。这个做法很复古，但从别家库转过来的件里大量存在，不认识就会以为符号画漏了。
库在磁盘上是一个目录里一大堆同名文件，按后缀区分内容。后缀随版本变化，9.x 上常见 .p（Part Type）、.c（CAE Decal）、.d（PCB Decal）、.l（Line）这一组，部分环境里会看到 .pt9 / .ld9 / .pd9 / .ln9，以自己库目录里实际看到的为准。 这条不影响理解，但有两个直接后果。
- 拷贝、备份、交接工程，这组文件必须整组带走。只拷 Part Type 过去，别人打开工程就是一片「找不到符号」。
- 建库顺序是先 PCB Decal，再 CAE Decal，最后 Part Type 绑定，保存时点 Check Part 检查。报「Package has no gates」就是忘了给 Gate 分配符号。
接手老项目有个捷径。打开人家的 PCB，右键 Select Components 全选，再右键 Save to Library，Part Type 和 Decal 都勾 Select All，整板元件就进你自己的库了，比从零画快得多。
从立创EDA导封装过来这条路不太顺，导出的是 Altium / KiCad 格式，9.3 吃不了，转换工具转完也一定逐项检查焊盘尺寸、原点、层数、引脚号顺序。一个 0603 按数据手册重画也就两分钟，多数时候比重修一个转换出来的封装还快。
三、操作逻辑上别扭的几个地方
3.1 无模命令是 PADS 的灵魂
不点菜单，鼠标在画布上直接敲键盘加回车，命令就执行了。这是 90 年代传下来的习惯，适应之后比翻菜单快得多。命令不区分大小写，多数可以带空格也可以连写。
| 输入 | 作用 | 示例 |
|---|---|---|
| G nn | 设计栅格（捕捉） | G25 = 25mil，G 0.635 = 0.635mm |
| GD nn | 显示栅格（点阵显示密度，和捕捉不是一回事） | GD50 |
| W nn | 线宽 | W30 = 30mil，布线中途随时可敲 |
| L n | 当前层 | L1 顶层，L2 底层 |
| Z n / ZZ | 只看某层 / 显示全部层 | Z1 只看顶层，ZZ 全显示 |
| PL n m | 布线层对（换层时配对） | PL 1 2 |
| V name | 选择过孔类型，类型须先在 Setup > Pad Stacks > Via 里定义 | V STDRVIA |
| UMM / UM / UI | 单位切毫米 / mil / 英寸，带空格写 U MM 也有效 | UMM |
| S x y | 跳转到绝对坐标 | S 1000 500 |
| SR dx dy | 相对当前点偏移 | SR 200 0 |
| SS name | 搜索并选中 | SS R5，SS ‘U1’ |
| SO | 设置原点 | 建封装时定基准点 |
| Q / QL | 快速测量两点距离 / 测选中对象长度 | Q |
| N net | 高亮指定网络，再敲一次取消 | N GND |
| PO | 灌铜只显示外框 | 改线前敲一下看清走线 |
| O | 焊盘和走线以外框显示 | 减少画面负担 |
| T | 透明显示模式 | 看底层走线 |
| AD / AA / AO | 布线角度 45° / 任意 / 90° | AD 最常用 |
| DRP / DRW / DRI / DRO | 在线 DRC 阻止 / 警告 / 忽略 / 关闭 | DRP 推荐常开 |
| R | 刷新显示（Ctrl+D 也是重绘，版本间有差异） | R |
| I | 数据库完整性检查 | I |
不用全背。G 栅格、W 线宽、L 层、S 找、Q 量、U 单位、V 过孔，这七个用熟，日常八成操作就不用碰菜单了，剩下拿这张表当速查。
3.2 键位对不上，先改这几条肌肉记忆
| 功能 | 立创EDA习惯 | KiCad习惯 | PADS 9.3 |
|---|---|---|---|
| 确认 / 落点 | 左键 | 左键 | 空格键等价左键 |
| 上下文菜单 / 取消动作 | 右键 | 右键 | M 等价右键 |
| 旋转 | Space 或 R | R | Ctrl+R |
| 翻面 | Alt+F / F | F | Ctrl+F（上下镜像 Ctrl+Shift+F） |
| 移动 | 拖动 | M | Ctrl+E，或选中直接拖 |
| 拖动复制 | Ctrl+拖动 | — | Ctrl+拖动 |
| 属性 | Tab / 双击 | E | Ctrl+Q，或双击 |
| 布线 / 连线 | Alt+W | X | F2（Layout 里是布线，Logic 里是画连接线） |
| 动态布线（推挤） | — | — | F3 |
| 布线中换层 | Alt+T / 点层 | V（放过孔） | F4 切层对自动加孔，或敲 L 3 |
| 布线中放过孔 | Alt+V | V | Shift+左键双击，或右键 Add Via |
| 结束走线 | Enter / Esc | Esc | Ctrl+左键双击，或 M（M 本身就是取消动作） |
| 改线宽 | Shift+W | — | W 0.5（无模） |
| 撤销 | Ctrl+Z（基本无限） | Ctrl+Z（无限） | Ctrl+Z（步数有限，ECO 和灌铜撤不了） |
| 适合全图 | K | Home | Home（只看板框 Ctrl+B） |
| 层颜色 | 图层面板 | 图层面板 | Ctrl+Alt+C |
| 高亮网络 | Alt+H / Shift+H | ~ | Ctrl+H 高亮，Ctrl+U 取消 |
| 切单位 | Q | — | UMM / UM / UI |
最容易栽的是空格和 M 这两个。立创EDA里空格是旋转，KiCad 里空格是开始放器件，PADS 里空格就是鼠标左键，带着旧习惯上手会一路误操作。布线时其实很爽，一手鼠标控方向，一手空格落点、M 取消，就是头两天得憋着。
顺带说 M 这个键，它在 PADS 里身兼两职，弹上下文菜单和取消当前动作是同一件事的两面，这也是为什么它能当「结束走线」用。
3.3 右键先当过滤器用
PADS 的右键有两层。空白处右键弹选择过滤器（Select Anything / Select Traces / Select Pins / Select Components…），先声明要选什么类型的对象，再左键去点；选中对象之后再右键，弹出来的才是操作菜单（Move / Rotate 90 / Properties…）。刚上手最懵的「怎么删一段走线」，答案就是右键选 Select Traces 再去点。
过滤器的快捷键是 Shift+S，比右键翻菜单快。
3.4 界面是模态的，ECO 要持证上岗
- 进了 Part Editor 或 Decal Editor 之后主菜单会少一截，很多人以为软件坏了，其实只是还在编辑器模式里，走 File > Exit Part Editor（或 Exit Decal Editor）出来。
- Layout 里加连线、加元件、改网络名这类电气操作，要先点工具栏的 ECO 图标进入 ECO 模式，否则只能挪件画框。忘了进 ECO 的典型症状是「怎么加不了线」；反过来一直挂在 ECO 里又容易误改网络，改完就退。
3.5 库和工程是分开的
KiCad 可以把库塞进工程目录一起走，立创EDA有工程库的概念。PADS 的库是独立的，工程文件里只存元件引用。换台电脑或者把工程发给同事，库里那几个文件不一起给，对方打开原理图就是一片报错。这条在交接和归档时最容易忘。
四、一块两层板的完整流程
顺序很重要，PADS 讲究先库后图、先图后板。
Step 0 环境准备（一次性）。库目录建在纯英文无空格的路径下，比如 D:\PADS_LIB\mylib，装在带空格的 Program Files 下面会出各种玄学问题。File > Library → Manage Lib List 把自己的库 Add 进去并移到最上面，库搜索顺序是从上往下，放前面可避免同名冲突；系统自带的 ment_lib 保持只读，只从里面 Copy 常用件出来改。Setup > Layer Definition 把电气层数设成目标层数，同时把非电气层开到最大，从别家导过来的封装可能带更高层数的信息，层数不够，网表导入时元件会丢。Ctrl+Alt+C 把 Top、Bottom、Silkscreen、Solder Mask 四层颜色分开。UMM 切毫米。
Step 1 建库。Layout 的 Tools > Decal Editor 里画封装，UMM、栅格 0.05，Terminal 放焊盘，一排同规格的放好第一个后右键 Step and Repeat 一次排完，Tools > Pad Stacks 改尺寸和钻孔（贴片焊盘钻径留空），右键 Renumber Terminals 重排引脚号，丝印画在 Silkscreen Outline 层，SO 把原点放到 1 脚（原点决定布局旋转中心和贴片坐标）。保存时选创建 Part Type，General 页选 Logic Family 和位号前缀，Gates 页给每个门分配 CAE Decal，Signal Pins 页声明隐性电源地引脚，Attributes 页填 Value（电阻电容必须填，否则原理图上就是空的），点 Check Part 无误再保存。库里已有类似件的话，Copy 一份改名改参数，比从零画快。
Step 2 原理图。Logic 里 File > New 存成 .sch，工具栏 Add Part 放件，F2 连线，Add Net Label 挂网络名（同名单标就是同网络），电源地从库里放对应 Part，位号乱了用 Tools > Renumber，最后跑一遍 ERC 查未连接引脚和单端网络，入口在 Tools > ERC。9.3 没有自动保存，勤按 Ctrl+S。
Step 3 发网表。先开 Layout 建个空板，回 Logic 点 Send Netlist。元件会全部堆在原点，别慌，Tools > Disperse Components 一键打散。
Step 4 板框与布局。绘图工具的 2D Line 画个闭合矩形，选中右键 Convert to Board Outline；Ctrl+E 移动、Ctrl+R 旋转、Ctrl+F 翻面，框选后 Ctrl+L 对齐，按住 Ctrl 拖动是拖动复制。布局原则和你已有的经验完全一致，换的只是握法。
Step 5 层与规则。内层电源地设成 CAM Plane（整片负片）或 Split/Mixed（分割电源）；Setup > Design Rules 先把 Default 设好，消费电子 1 oz 铜的典型值，间距 6～8 mil，信号线宽 6～8 mil，过孔 12/24 mil，电源线按电流给（外层 1 A 大约 1 mm）。规则分四级，Default → Class（网络类）→ Net → Pin Pair，越靠下优先级越高。差分对在 Net Classes 里定义，再设间距线宽。
Step 6 布线。F2 从起点焊盘开始，F4 换层自动加孔，Shift+左键双击手动加孔，中途敲 W 0.5 改线宽，AD 锁 45°，Backspace 回退上一段，Ctrl+左键双击结束。高速、等长这些切到 PADS Router 里做，那边的推挤体验才是完整的。布乱了选中网络 Ctrl+M 让鼠线最短化，回头重新评估布局。
Step 7 覆铜。绘图工具栏 Copper Pour 沿板框内缩 0.3～0.5 mm 画多边形，双击设网络 GND 和热焊盘连接方式，然后右键 Flood 灌注。改完布局布线一定要重新 Flood，PADS 的灌铜不会自动刷新，这是它和 KiCad、立创EDA差异最大的一个习惯，忘了的话铜皮和走线就对不上，属于老 PADS 工程翻车的经典来源。改线之前先敲 PO 把铜皮切成外框，画面立刻清爽。
Step 8 校验。Tools > Verify Design，Clearance、Connectivity、Plane 逐项跑。Connectivity 别跳过，飞线看着连上了实际没连的情况是存在的。错误会标在 DRC Error 层，修完清标记重跑。
Step 9 出生产文件。File > CAM 逐层建文档，n 个电气层 Routing，加丝印两张、阻焊两张、钢网两张、孔图一张、NC 钻孔一张，两层板一共 10 份（n+8）。每份 Customize 勾层、Preview 预览、Run 生成 .pho，钻孔是 .drl；输出目录默认在安装目录的 CAM 下面，记得改到工程目录。SMT 坐标走 File > CAM 里的 Pick and Place 或 CAM Plus。BOM 从 Logic 的 Tools > Bill of Materials 出。交板厂之前用 CAM350 或板厂工具回看一遍。归档把 .sch、.pcb、库文件夹、CAM 输出打成一个包，缺了库，别人打开原理图会一片报错。
五、坑清单
| 现象 | 原因 | 处理 |
|---|---|---|
| 导入网表报「找不到封装」 | 库没加进列表或顺序不对 | Manage Lib List 里移到最前并勾选可用 |
| 元件导入后少了一半 | 设计层数小于封装层数 | Layer Definition 把非电气层开到最大 |
| Check Part 报 Package has no gates | Gate 没分配 CAE Decal | Part Information > Gates 里补 |
| 原理图上元件没有值 | Attributes 里没填 Value | 补上 |
| 符号上少画了电源地脚 | 用了隐性引脚 | Electrical > Signal Pins 里查，不是画漏 |
| 改了封装 PCB 没变 | 只改了 PCB Decal，没动 Part Type | 改 Part Type 的 PCB Decals，再走 ECO |
| 覆铜改了不更新 | 没重新灌注 | 右键 Flood，或 Tools > Pour Manager |
| 走线线宽不对 | Net / Class 规则覆盖了 Default | 按 Default → Class → Net 的优先级查 |
| 找不到某个菜单 | 还在 Part / Decal Editor 模式里 | File > Exit Part Editor / Exit Decal Editor |
| 加不了线 | 没进 ECO 模式 | 点工具栏 ECO 图标 |
| 空格把元件转了 | 立创的习惯带过来了 | PADS 里空格是左键确认，旋转是 Ctrl+R |
| 敲 V STDRVIA 没反应 | 过孔类型没定义 | 先去 Setup > Pad Stacks > Via 建类型 |
| 无模命令没反应 | 输入法在中文状态 | 切英文输入法 |
| 撤销救不回来 | ECO、灌铜等操作不可撤销 | 大动作前 Ctrl+S 存副本；.pcb# / .sch# 是自动备份，崩了改后缀能救回 |
| 界面发虚 | 老程序不感知高 DPI | exe 属性 → 兼容性 → 更改高 DPI 设置，先试「系统」，仍发虚再试「系统(增强)」，两者都不理想可试「应用程序」 |
另外两条经验。一是引脚号，它是原理图和 PCB 之间的身份证，CAE Decal 的引脚号必须和 PCB Decal 的焊盘号一一对应，导入后网络对不上，第一步就查 Part Type 的引脚映射。二是 9.3 时代的 3D 查看是个不太成熟的插件，别依赖它查干涉，机械配合还是老老实实导 STEP 给结构。
六、前两周怎么练
- 第 1～2 天，跑通最小工程。找个 LDO 加两个电容加 LED 的小电路，把建库、原理图、发网表、布局、布线、覆铜、DRC、Gerber 全流程走一遍。目标真的只是每一步都知道下一步在哪，不求画得好。
- 第 3～5 天，把无模命令敲成肌肉记忆。强迫自己不碰菜单，G、GD、S、SR、SS、L、Z、W、Q、UMM 轮着用。这几天会很难受，过了这道坎 PADS 就顺了。
- 第 2 周，重画一块你画熟了的板。电路不用动脑子，注意力全放在工具上。
- 之后，切 Router。把同一块板丢进 PADS Router 重新布一遍，体会推挤布线。PADS 的价值有一半在 Router 里。
七、一页速查卡
【流程】 Logic 画图 → ERC(Tools>ERC) → Tools>Layout>Send Netlist → Layout 收件
→ 板框(2D线→右键Convert) → 层数/规则(Setup)
→ 布局(Ctrl+E/R/F) → 布线(F2/F3/F4) → Copper Pour→Flood
→ Verify Design → CAM(n+8份, .pho/.drl) → BOM(Logic)
【无模】 G栅格 GD显示栅格 W线宽 L层 Z层显示 PL层对 V过孔
UMM/UM/UI单位 S坐标/SR相对/SS搜索 SO原点 Q测量
N高亮网络 PO铜框 O外框 T透明 R刷新 AD45°
DRP/DRW/DRI/DRO 在线DRC四档 I完整性检查
【键位】 空格=左键 M=右键(含取消) Ctrl+R旋转 Ctrl+F翻面
F2布线/连线 F3动态布线 F4换层 Ctrl+E移动 Ctrl+Q属性
Ctrl+H高亮 Ctrl+U取消 Ctrl+L对齐 Ctrl+Alt+C配色
【右键】 空白右键=选择过滤器(Shift+S) 选中右键=操作菜单 ECO图标=改电气
【库】 Part Type = CAE Decal(符号) + PCB Decal(封装) + 引脚映射
目录里一组同名文件，后缀随版本，交接整组拷，File>Library 管理
【同步】 原理图改动→Send Netlist，PCB电气改动→ECO→回传
最后
以上是给我自己理的迁移笔记，顺便留给同样要从立创EDA或 KiCad 过来的人。键位和菜单路径以 9.x 默认英文界面为准，改过键位或者用 VX 之后版本的环境会有出入，以真机为准。库文件后缀这块各版本差异最大，别照抄，看自己机器上实际是什么。
几个顺手的小习惯，收个尾。改线之前先敲 PO 看一眼铜框，能省很多反复 Flood 的功夫；批量摆件按住 Ctrl 拖动就是复制；找元件别翻图，SS 位号一步到位；出板之前 Flood、Verify 各跑一遍再交。
哪里写得不对，或者有更好的习惯，欢迎在下面补充。